#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11168447 A

(43) Date of publication of application: 22.06.99

(51) Int. CI

H04J 13/00

(21) Application number: 09335924

(22) Date of filing: 05.12.97

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

TANIGUCHI SHOJI KUROIWA KOICHI

## (54) INVERSE SPECTRUM SPREADING CIRCUIT AND SPREAD SPECTRUM RECEIVER USING THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce power consumption.

SOLUTION: Concerning an inverse spectrum spreading circuit 20A for inversely spreading the spectrum of a spread spectrum signal S0, based on the outputs of PN sequence generating circuits 211 and 212 for generating PN sequences synchronously with a clock CLK, this circuit has a clock gate circuit 232 for stopping the supply of a clock CLKG to the PN sequence generating circuit 212 while holding a value corresponding to the phase of the PN sequence from the PN sequence generating circuit 211 as a restart value corresponding to a stop request RQE2 and for restarting the supply of the clock CLKG to the PN sequence generating circuit 212 after waiting the coincidence of the value corresponding to the phase of the PN sequence from the PN sequence generating circuit 211 with the restart value corresponding to a restart request RQS2. At the other clock gate circuit, the supply of the clock to the PN sequence generating circuit is temporarily stopped

corresponding to the stop request while (N-1) pieces of clocks are counted.

COPY (C) 1999 J. C. (K) 1988 J. (C) 1988 J

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-168447✓

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.6

H 0 4 J 13/00

證別記号

FΙ

H 0 4 J 13/00

Α

審査請求 未請求 請求項の数9 OL (全 10 頁)

(21)出魔番号

特麗平9-335924

(22)出願日

平成9年(1997)12月5日

(71)出廣人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 谷口 章二

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 黒岩 功一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 弁理士 松本 眞吉


### (54) 【発明の名称】 スペクトル逆拡散回路及びこれを用いたスペクトル拡散受信機

## (57) 【要約】

【課題】消費電力を低減する。

【解決手段】クロックCLKに同期してPN系列を発生するPN系列発生回路211及び212の出力に基づき、スペクトル拡散信号SOをスペクトル逆拡散するスペクトル逆拡散回路20Aにおいて、停止要求RQE2に応じて、PN系列発生回路211のPN系列の位相に対応した値を再開値として保持し且つPN系列発生回路212へのクロックCLKGの供給を停止させ、再開系RQS2に応じて、PN系列発生回路211のPN系列の位相に対応した値が該再開値に一致するのを待ってPN系列発生回路212へのクロックCLKGの供給を再開させるクロックゲート回路232を有する。他のクロックゲート回路では、停止要求に応じて、PN系列発生回路へのクロック供給を、クロックを(N-1)個計数する間一時停止させる。

本発明の第1実施形態に係るスペクトル拡散受信機の 概略構成を示すプロック図



7

# 【特許請求の範囲】

2 0 4

【請求項1】 クロックに同期して第1PN系列を発生 する第1 P N系列発生回路の出力に基づき、スペクトル 拡散信号をスペクトル逆拡散し、該クロックに同期して 第2PN系列を発生する第2PN系列発生回路の出力に 基づき、該スペクトル拡散信号をスペクトル逆拡散する スペクトル逆拡散回路において、

第1停止要求に応じて、該第1PN系列の位相に対応し た値を再開値として保持し且つ該第2PN系列発生回路 への該クロックの供給を停止させ、第1再開要求に応じ て、該第1PN系列の位相に対応した値が該再開値に一 致するのを待って該第2PN系列発生回路への該クロッ クの供給を再開させるクロックゲート回路、

を有することを特徴とするスペクトル逆拡散回路。

【請求項2】 上記クロックゲート回路は、

上記第1停止要求に応じて、上記1PN系列の位相に対 応した値を再開値として保持する再開値保持レジスタ

該第1 P N 系列の位相に対応した値と該再開値保持レジ スタの出力値との一致を検出する一致検出回路と、

該第1停止要求に応じて、上記第2PN系列発生回路へ の上記クロックの供給を停止させ、第1再開要求を受け た後、該一致検出回路が該一致を検出してから該第2P N系列発生回路への該クロックの供給を再開させるゲー ティッドクロック生成回路と、

を有することを特徴とする請求項1記載のスペクトル逆 拡散回路。

【請求項3】 上記クロックゲート回路は、

上記クロックを計数してその計数値を上記第1PN系列 の位相に対応した値とするカウンタと、

上記第1停止要求に応じて、該カウンタの計数値を再開 値として保持する再開値保持レジスタと、

該第カウンタの計数値と該再開値保持レジスタの出力値 との一致を検出する一致検出回路と、

該第1停止要求に応じて、上記第2PN系列発生回路へ の上記クロックの供給を停止させ、第1再開要求を受け た後、該一致検出回路が該一致を検出してから該第2P N系列発生回路への該クロックの供給を再開させるゲー ティッドクロック生成回路と、

を有することを特徴とする請求項2記載のスペクトル逆 拡散回路。

【請求項4】 第2停止要求に応じて上記第2PN系列 の位相に対応した値を再開値として保持し、且つ、上記 第2PN系列発生回路への上記クロックの供給を停止さ せ、第2再開要求に応じて、該第2PN系列の位相に対 応した値が該再開値に一致するのを待って上記第1PN 系列発生回路への該クロックの供給を再開させる第2ク ロックゲート回路、

を有することを特徴とする請求項1乃至3のいずれか1 つに記載のスペクトル逆拡散回路。

【請求項5】 上記第1 PN系列発生回路及び上記第2 PN系列発生回路はいずれも、縦続接続された複数のイ クスクルーシブオアゲートがシフトレジスタとループ状 に接続され、該イクスクルーシブオアゲートの一方の入 力端に該シフトレジスタのピット出力が供給されてお り、

上記第1 P N系列の位相に対応した値は、該シフトレジ スタの値である、

ことを特徴とする請求項1記載のスペクトル逆拡散回 10 路。

【請求項6】 クロックに同期してPN系列を発生する PN系列発生回路の出力に基づき、スペクトル拡散信号 をスペクトル逆拡散するスペクトル逆拡散回路におい て、

停止要求に応じて、該PN系列発生回路への該クロック の供給を、該クロックを (PN-1) 個計数する間一時 停止させるクロックゲート回路を有し、

ここに、N=(PN系列の周期)/(該クロックの周 期)であり、Pは自然数であることを特徴とするスペク 20 トル逆拡散回路。

【請求項7】 請求項1乃至6のいずれか1つに記載の スペクトル逆拡散回路を有することを特徴とするスペク トル拡散受信機。

【請求項8】 請求項1記載のスペクトル逆拡散回路 と、

上記スペクトル拡散信号をPN系列で同期捕捉して上記 第1PN系列発生回路又は上記第1PN系列発生回路の 出力位相を定める同期確率回路と、

該スペクトル逆拡散回路から出力されたスペクトル逆拡 散信号の強さに基づいて上記第1停止要求を出力し、該 スペクトル逆拡散信号の強さ又は上記クロック供給の停 止時間に基づいて上記第1再開要求を出力する停止/再 開制御回路と、

該スペクトル逆拡散回路から出力された複数のスペクト ル逆拡散信号の強さに基づいて1つのスペクトル逆拡散 信号を得る合成回路と、

を有することを特徴とするスペクトル拡散受信機。

【請求項9】 請求項6記載のスペクトル逆拡散回路 と、

40 上記スペクトル拡散信号をPN系列で同期捕捉して上記 PN系列発生回路の出力位相を定める同期確率回路と、 該スペクトル逆拡散回路から出力されたスペクトル逆拡 散信号の強さに基づいて上記停止要求を出力する一時停 止制御回路と、

を有することを特徴とするスペクトル拡散受信機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スペクトル逆拡散 回路及びこれを用いたスペクトル拡散受信機に関する。

[0002] 50

初期値がロードされる。同期確立回路30は、同期補足を行った後、同期追跡を行う。

【従来の技術】携帯電話のような移動通信端末においては、低消費電力化が要求されている。図10は、CDMA(Code Division Multiple Access)方式の移動通信端末に含まれている従来のスペクトル拡散受信機10の抵略構成を示す。アンテナ11で受信した信号のうち、バンドパスフィルタ12を通ったスペクトル拡散信号S0は、スペクトル逆拡散回路20に供給される。スペクトル逆拡散回路20に供給される。スペクトル逆拡散回路20では、スペクトル拡散信号S0とPN系列発生回路211の出力信号C1とが乗積回路221で乗積されてS1=C1・S0が出力され、スペクトル拡散信号S0とPN系列発生回路212の出力信号C2とが乗積回路222で乗積されてS2=C2・S0が出力される。

【0006】PN系列発生回路211、212及び同期 確立回路30の動作は、クロック発生回路31からのクロックCLKに同期して行われ、クロックCLKの位相は同期確立回路30により調整される。ここで図12に示す如く、スペクトル拡散受信機10は、マルチパスを形成している直接波SS1と反射波SS2とを受信し、直接波SS1と反射波SS2とがそれぞれ図10の信号 10 S1とS2とに対応しているとする。この場合、信号S2は信号S1よりも位相が遅れている。信号S1及びS2は、例えばPSK変調された信号である。

【0003】PN系列発生回路211では、例えば図11(A)に示す如く、縦続接続されたフリップフロップ2110~2119からなるシフトレジスタ211Aに、縦続接続されたイクスクルーシブオアゲート211B、211C及び211Dがループ状に接続され、イクスクルーシブオアゲート211B、211C及び211Dの一方の入力端にシフトレジスタ211Aのタップから取り出されたピットが供給される。フリップフロップ2119の出力で1、又は、0、は、変換回路211Eによりそれぞれ

【0007】合成回路32は、信号S1とS2とを内部のバンドパスフィルタに通して、スペクトル逆拡散回路20で拡散された広帯域の信号を除去し、信号S1の位相を遅延させて、信号S1とS2とを同相にし、両者を加算して出力する。この出力は、復調回路33で復調されてデジタルのベースバンド信号(伝送情報)が取り出される。

1 7 又は '0' は、変換回路 2 1 1 Eによりそれぞれ 1 又は-1 の電圧に変換され、信号 C 1 として出力される。 P N 系列発生回路 2 1 1 で生成される P N 系列の周期は、M 系列(Maximum Length Code)の場合、クロック C L K の周期の 1 0 2 3 倍となる。以下、 P N 系列の周期は、 クロック C L K の周期の N 倍であるとする。

0 【0008】マルチパスを考慮したスペクトル逆拡散回路20は、直接波SS1及び反射波SS2が弱い場合には有効である。

【0004】図10において、PN系列発生回路212はPN系列発生回路211と同一構成であり、PN系列は互いに同一であるが、一般に信号C1とC2との位相は互いに異なっている。この位相は、PN系列発生回路211及び212内のシフトレジスタに初期値を設定することにより定められる。この設定は、スペクトル拡散信号S0に基づいて同期確立回路30により行われる。

#### [0009]

【0005】同期確立回路30は、例えば図11(B)に示すような同期補提用マッチドフィルタ30aを備えている。この回路は、N個の遅延素子が縦続接続されたアナログシフトレジスタ301、例えばCCD又はSAW素子を有し、PN符号の1に相当する遅延素子の出力が加算回路302で加算され、PN符号の一1に相当する遅延素子の出力が加算回路303で加算され、加算回路302の出力と加算回路303で加算され、加算回路304で算出される。アナログシフトレジスタ301の入力端にスペクトル拡散信号S0が供給され、入力信号列とPN系列との相関値が減算回路304から得られる。この相関値がピーク値になったことを検出することにより同期補足が行われ、この時、PN系列発生回路211又はPN系列発生回路212内のシフトレジスタに

【発明が解決しようとする課題】しかし、同期確立回路 30により同期補足が行われてPN系列発生回路211 及び212内のシフトレジスタに初期値がロードされた後は、反射波SS2の信号が弱くなったために直接波SS1のみを使用すればよい場合にも、同期を維持するためにPN系列発生回路212にクロックCLKを供給して、PN系列発生回路212を動作させなければならず、無駄な電力を消費していた。

【0010】本発明のたの目的は、このような問題点に 鑑み、消費電力を低減することが可能なスペクトル逆拡 散回路及びこれを用いたスペクトル拡散受信機を提供す ることにある。

#### [0011]

【課題を解決するための手段及びその作用効果】請求項 1のスペクトル逆拡散回路では、クロックに同期して第 1 P N 系列を発生する第 1 P N 系列発生回路の出力に基 40 づき、スペクトル拡散信号をスペクトル逆拡散し、該クロックに同期して第 2 P N 系列を発生する第 2 P N 系列発生回路の出力に基づき、該スペクトル拡散信号をスペクトル逆拡散するスペクトル逆拡散回路において、第 1 停止要求に応じて、該第 1 P N 系列の位相に対応した値を再開値として保持し且つ該第 2 P N 系列発生回路への該クロックの供給を停止させ、第 1 再開要求に応じて、該第 1 P N 系列の位相に対応した値が該再開値に一致するのを待って該第 2 P N 系列発生回路への該クロックの供給を再開させるクロックゲート回路を有する。

50 【0012】このスペクトル逆拡散回路によれば、第2

20

50

ľ

PN系列発生回路の動作再開時に同期を再確保しつつ、 第2PN系列発生回路での無駄な消費電力を防止するこ とができるという効果を奏する。請求項2のスペクトル 逆拡散回路では、請求項1において、上記クロックゲー ト回路は、上記第1停止要求に応じて、上記1PN系列 の位相に対応した値を再開値として保持する再開値保持 レジスタと、該第1 P N 系列の位相に対応した値と該再 開値保持レジスタの出力値との一致を検出する一致検出 回路と、該第1停止要求に応じて、上記第2PN系列発 生回路への上記クロックの供給を停止させ、第1再開要 求を受けた後、該一致検出回路が該一致を検出してから 該第2PN系列発生回路への該クロックの供給を再開さ せるゲーティッドクロック生成回路とを有する。

【0013】請求項3のスペクトル逆拡散回路では、請 求項2において、上記クロックゲート回路は、上記クロ ックを計数してその計数値を上記第1 PN系列の位相に 対応した値とするカウンタと、上記第1停止要求に応じ て、該カウンタの計数値を再開値として保持する再開値 保持レジスタと、該第カウンタの計数値と該再開値保持 レジスタの出力値との一致を検出する一致検出回路と、 該第1停止要求に応じて、上記第2PN系列発生回路へ の上記クロックの供給を停止させ、第1再開要求を受け た後、該一致検出回路が該一致を検出してから該第2P N系列発生回路への該クロックの供給を再開させるゲー ティッドクロック生成回路とを有する。

【0014】PN系列発生回路の構成によっては、PN 系列の位相に対応した値のビット数が多くなるが、この スペクトル逆拡散回路によれば、該ビット数よりも再開 値保持レジスタのピット数を少なくすることができ、さ ちに一致検出回路の回路規模も小さくすることができる という効果を奏する。請求項4のスペクトル逆拡散回路 では、請求項1乃至3のいずれか1つにおいて、第2停 止要求に応じて上記第2PN系列の位相に対応した値を 再開値として保持し、且つ、上記第2PN系列発生回路 への上記クロックの供給を停止させ、第2再開要求に応 じて、該第2PN系列の位相に対応した値が該再開値に 一致するのを待って上記第1PN系列発生回路への該ク ロックの供給を再開させる第2クロックゲート回路を有 する。

【0015】このスペクトル逆拡散回路によれば、不必 要時のクロック供給停止を第1PN系列発生回路に対し ても行うことができるので、これを行うことができない 場合よりもスペクトル逆拡散回路の消費電力を低減する ことができるという効果を奏する。請求項5のスペクト ル逆拡散回路では、請求項1において、上記第1PN系 列発生回路及び上記第2PN系列発生回路はいずれも、 縦続接続された複数のイクスクルーシブオアゲートがシ フトレジスタとループ状に接続され、該イクスクルーシ プオアゲートの一方の入力端に該シフトレジスタのピッ ト出力が供給されており、上記第1PN系列の位相に対 応した値は、該シフトレジスタの値である。

【0016】請求項6のスペクトル逆拡散回路では、ク ロックに同期してPN系列を発生するPN系列発生回路 の出力に基づき、スペクトル拡散信号をスペクトル逆拡 散するスペクトル逆拡散回路において、停止要求に応じ て、該PN系列発生回路への該クロックの供給を、該ク ロックを (PN-1) 個計数する間一時停止させるクロ ックゲート回路を有し、ここに、N=(PN系列の周 期)/(眩クロックの周期)であり、Pは自然数であ 10 る。

【0017】このスペクトル逆拡散回路によれば、クロ ック供給再開が自動的に行われるので、請求項1の場合 よりも構成が簡単になるという効果を奏する。請求項7 のスペクトル拡散受信機では、請求項1乃至6のいずれ か1つに記載のスペクトル逆拡散回路を有する。 項8のスペクトル拡散受信機では、請求項1記載のスペ クトル逆拡散回路と、上記スペクトル拡散信号をPN系 列で同期捕捉して上記第1PN系列発生回路又は上記第 1 P N 系列発生回路の出力位相を定める同期確率回路 と、該スペクトル逆拡散回路から出力されたスペクトル 逆拡散信号の強さに基づいて上記第1停止要求を出力 し、該スペクトル逆拡散信号の強さ又は上記クロック供 給の停止時間に基づいて上記第1再開要求を出力する停 止/再開制御回路と、該スペクトル逆拡散回路から出力 された複数のスペクトル逆拡散信号の強さに基づいて1 つのスペクトル逆拡散信号を得る合成回路とを有する。 【0018】請求項9のスペクトル拡散受信機では、請 求項6記載のスペクトル逆拡散回路と、上記スペクトル 拡散信号をPN系列で同期捕捉して上記PN系列発生回 30 路の出力位相を定める同期確率回路と、該スペクトル逆 拡散回路から出力されたスペクトル逆拡散信号の強さに 基づいて上記停止要求を出力する一時停止制御回路とを 有する。

[0019]

【発明の実施の形態】以下、図面に基づいて本発明の実 施形態を説明する。

[第1実施形態] 図1は、本発明の第1実施形態に係る スペクトル拡散受信機10Aの概略構成を示す。

【0020】このスペクトル拡散受信機10Aは、図1 0のスペクトル拡散受信機10に、クロックゲート回路 232と停止/再開制御回路34とを付加した構成にな っている。クロックゲート回路232は、スペクトル逆 拡散回路20Aの構成要素であり、クロック発生回路3 1からのクロックCLKをCLKGとしてPN系列発生 回路212に供給する。

【0021】停止/再開制御回路34は、信号S2を使 用する必要がない場合、例えば、信号S2の強さ(振幅 又は強度)と信号S1の強さとの比の値が設定値以下で ある場合又は信号S1の強さが設定値より大きくて信号 S1のみで充分である場合には、クロックゲート回路2

32に対し停止要求信号RQE2のパルスを供給する。 そして、信号S1の強さが設定値以下になった場合又は 停止要求信号RQE2のパルスを供給してから設定時間 経過したため信号S2の使用を再考慮する場合には、クロックゲート回路232に対し再開要求信号RQS2のパルスを供給する。

【0022】クロックゲート回路232は、停止要求信号RQE2のパルスに応答して、PN系列発生回路212へのクロックCLKGの供給を停止させる。クロックCLKGの供給を停止させる。クロックCLKGの供給を停止させなかったときと同じ状態になるようにする必要がある。そこで、クロックゲート回路232は、停止要求信号RQE2のパルスに応答して、PN系列発生回路211内の例えば図11(A)に示すシフトレジスタ211Aの値Xを再開値Aとして保持しておき、停止/再開制御回路34から再開要求信号RQS2のパルスを受けた後、XがAに一致するのを待って、クロックCLKGの供給を再開させ

【0023】これにより、PN系列発生回路212の動作再開時に同期を再確保しつつ、PN系列発生回路212での無駄な消費電力を防止することができる。図2は図1中のクロックゲート回路232の構成例を示し、図3は図2中のゲーティッドクロック生成回路の構成例を示す。図4は、図2及び図3の回路の動作を示すタイムチャートである。

【0024】停止要求信号RQE2のパルスは、例えば Dフリップフロップにより構成された同期化回路40に より、クロックCLKと同期化され、停止要求信号RQ ESとしてレジスタ41のクロック入力端CKに供給さ れる。停止要求信号RQESのパルスの立ち下がりのタ イミングで、PN系列発生回路211内のシフトレジス タの内容Xがレジスタ41に保持される。保持された値 Aは、変化する値Xと、一致検出回路42により比較さ れ、両者が一致すると、一致信号EQのパルスがゲーティッドクロック生成回路43に供給される。

【0025】ゲーティッドクロック生成回路43は、クロックCLKをクロックCLKGとして出力し、停止させ、再開要求信号RQS2のパルスを受けた後、一致信号EQのパルスを待って、クロックCLKGの出力を育まる。ゲーティッドクロック生成回路43では、図3に示す如く、アンドゲート431を通りクロックCLKがアンドゲート431を通りクロッパルスがRSフリップフロップ回路432のセット入力に大いて、スがRSフリップフロップ回路432のセット入力に大きれ、RSフリップフロップ回路432の反転出力によれ、RSフリップフロップ回路432が関じられてRSフリップフロップ回路432がほとなり、アンドゲート431が閉じられてクロックCLKGの供給

が停止される。再開要求信号RQS2のパルスは、同期 化回路433によりクロックCLKと同期化され、その 信号がRSフリップフロップ回路434のセット入力端 Sに供給されてRSフリップフロップ回路434がセット トされ、RSフリップフロップ回路434の非反転出力 端Qが高レベルとなってアンドゲート435が開かれ る。この後、一致信号EQのパルスがアンドゲート43 5を通ってRSフリップフロップ回路432及び434 のリセット入力端Rに供給され、RSフリップフロップ 10回路432及び434がリセットされて、アンドゲート 435が閉じられ且つアンドゲート431が開かれる。

【0026】 [第2実施形態] 図1のPN系列発生回路 211の構成によっては、PN系列の位相に対応した値 のピット数が多くなる。これにより、レジスタ41のピット数が多くなり、一致検出回路42の回路規模も大き くなる。そこで、この第2実施形態では、図2のクロッ クゲート回路232の替わりに、図5に示すクロックゲート回路232Aを用いている。

これにより、クロックCLKGの供給が再開される。

【0027】この回路では、クロックCLKをN進カウンタ44で計数し、その計数値Yを図1のPN系列発生回路211の出力位相に対応させている。すなわち、この計数値Yを図2のXの替わりに用いている。停止要求信号RQESのパルスの立ち下がりのタイミングで、計数値Yがレジスタ41に値Cとして保持され、計数値Yと値Cとが一致検出回路42で比較される。N進カウンタ44の初期値は任意の値でよい。

【0028】なお、N進カウンタ44の替わりに、最大 計数値がNより大きいカウンタを用い、PN系列の周期 30 でこのカウンタの計数値を初期化する構成であってもよ い。

[第3実施形態] 図6は、本発明の第3実施形態に係る スペクトル拡散受信機10Bの概略構成を示す。

【0029】一時停止制御回路34Aは、信号S2を使用する必要がない場合には、スペクトル逆拡散回路20Bのクロックゲート回路232Aに対し停止要求信号RQE2のパルスを供給する。クロックゲート回路232Aは、停止要求信号RQE2のパルスに応答して、PN系列発生回路212へのクロックCLKGの供給を停止させ、内部のカウンタでクロックCLKGの供給を再開させる。クロックゲート回路232AはクロックCLKGの供給停止中に停止要求信号RQE2を受け付けず、又は、停止要求信号RQE2の時間間隔がPN系列の周期以上にされる。

【0030】本第3実施形態によれば、クロックCLK Gの供給再開が自動的に行われるので、第1実施形態の 場合よりも構成が簡単になる。

[第4実施形態] 図12において、スペクトル拡散受信 50 機10の移動に伴い、反射波SS2が直接波になり、直

接波 S S 1 が反射波になる場合もある。

【0031】そこで、本発明の第4実施形態に係るスペ クトル拡散受信機100では、図7に示す如くスペクト ル逆拡散回路20Cにおいて、PN系列発生回路211 に対しクロックCLKを直接供給せずに、クロックゲー ト回路232と同一構成のクロックゲート回路231を 介して供給している。クロックゲート回路231に対す る制御は、クロックゲート回路232に対する制御と同 様である。すなわち、停止/再開制御回路34Bは、信 号S1を使用する必要がない場合には、クロックゲート 回路231に対し停止要求信号RQE1のパルスを供給 する。そして、信号S2の強さが設定値以下になった場 合又は停止要求信号RQE1のパルスを供給してから設 定時間経過したため信号S1の使用を再考慮する場合に は、クロックゲート回路231に対し再開要求信号RQ S1のパルスを供給する。

【0032】本発明の第4実施形態によれば、不必要時 のクロック供給停止をPN系列発生回路211に対して も行うことができるので、第1実施形態の場合よりもス ペクトル逆拡散回路20Cの消費電力を低減することが できる。

[第5実施形態]図8は、本発明の第5実施形態に係る スペクトル逆拡散回路20Dを示す。

【0033】この回路は、図1のPN系列発生回路21 2、乗積回路222及びクロックゲート回路232の組 をm組備えた構成になっている。すなわち、スペクトル 拡散信号SOは、乗積回路221~22mの一方の入力 端に供給され、乗積回路221~22mの他方の入力端 にはそれぞれ、PN系列発生回路211~21mの出力 が供給される。PN系列発生回路212~21mにはそ れぞれ、クロックCLKがクロックゲート回路232~ 23mを介して供給される。クロックゲート回路232 ~23mにはそれぞれ、不図示の停止/再開制御回路3 4から (RQE2, RQS2) ~ (RQEm, RQS m)が供給される。

【0034】合成回路32Aは、乗積回路221~22 mの出力が同相になるようにこれらを遅延させた後、加 算してその結果を出力する。この回路の動作は、上記第 1 実施形態の説明から容易に理解できるので、その説明 を省略する。

[第6実施形態] 図9は、本発明の第6実施形態に係る スペクトル逆拡散回路20日を示す。

【0035】この回路では、図8のPN系列発生回路2 11に対してもクロック CLKを直接供給せずに、クロ ックゲート回路231Aを介して供給している。クロッ クゲート回路231A~23mAはいずれも図6のクロ ックゲート回路232Aと同一構成である。また、i= 1~mの任意のiについて、第3実施形態の場合と同様 に、信号Siを使用する必要がない場合にはクロックゲ ート回路23iAに対し停止要求信号RQEiのパルス 50 31 クロック発生回路

を供給する。PN系列発生回路211~21mの全てに クロックが供給されてない状態があってもよい。

10

【0036】この第6実施形態によれば、任意のPN系 列発生回路から他の1以上の任意の組のクロックゲート 回路へPN系列の位相に対応した値を供給する必要がな いので、構成が簡単になる。なお、本発明には外にも種 々の変形例が含まれる。例えば、図8に対応して、図7 のスペクトル逆拡散回路20CについてもPN系列発生 回路211、乗積回路221及びクロックゲート回路2 10 31の組を3以上備え、任意のPN系列発生回路から他 の1以上の任意の組のクロックゲート回路へPN系列の 位相に対応した値を供給するように構成してもよいこと は勿論である。

【0037】また、第3実施形態において、クロックC LKGの供給再開は、クロックCLKのパルスを(NP -1) 個計数した後であってもよい。ここにPは、予め 定められた又は設定可能な自然数である。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るスペクトル拡散受 20 信機の概略構成を示すブロック図である。

【図2】図1中のクロックゲート回路の構成例を示すブ ロック図である。

【図3】図2中のゲーティッドクロック生成回路の構成 例を示す論理回路図である。

【図4】図2及び図3の回路の動作を示すタイムチャー トである。

【図 5】 本発明の第 2 実施形態のクロックゲート回路を 示すプロック図である。

【図6】本発明の第3実施形態に係るスペクトル拡散受 30 信機の概略構成を示すプロック図である。

【図7】本発明の第4実施形態に係るスペクトル拡散受 信機の概略構成を示すブロック図である。

【図8】本発明の第5 実施形態に係るスペクトル逆拡散 回路を示すブロック図である。

【図9】本発明の第6実施形態に係るスペクトル逆拡散 回路を示すプロック図である。

【図10】従来のスペクトル拡散受信機の概略構成を示 すブロック図である。

【図11】(A)はPN系列発生回路を示す図であり、

(B) はマッチドフィルタを示す回路図である。 40

【図12】マルチパス説明図である。

【符号の説明】

10、10A~10C スペクトル拡散受信機

20、20A~20E スペクトル逆拡散回路

211~21m PN系列発生回路

221~22m 乗積回路

231~23m、231A~23mA クロックゲート 回路

30 同期確立回路

11

32、32A 合成回路

.34、34B 停止/再開制御回路

34A 一時停止制御回路

40、433 同期化回路

41 レジスタ

**i** 


42 一致検出回路

43 ゲーティッドクロック生成回路

431、435 アンドゲート


### 【図1】

本発明の第1実施形態に係るスペクトル拡散受信機の 概略構成を示すプロック図



【図12】

マルチパス説明図



432、434 RSフリップフロップ回路

44 N進カウンタ

S0 スペクトル拡散信号

RQE1~RQEm、RQES 停止要求信号


RQS1~RQSm 再開要求信号

EQ 一致信号

GS ゲート信号


### 【図2】

図1中のクロックゲート回路の構成例を示すブロック図




[図3]

図2中のゲーティッドクロック生成回路の 構成例を示す論理回路図




[図4]

# 図2及び図3の回路の動作を示すタイムチャート




【図5】

本発明の第2実施形態のクロックゲート回路を示す ブロック図




【図6】

本発明の第3実施形態に係るスペクトル拡散受信機の 概略構成を示すブロック図




【図7】

本発明の第4実施形態に係るスペクトル拡散受信機の 概略構成を示すブロック図




[図8]

本発明の第5実施形態に係るスペクトル 逆拡散回路を示すプロック図




【図9】

本発明の第6実施形態に係るスペクトル 逆拡散回路を示すブロック図



【図10】

# 従来のスペクトル拡散受信機の概略構成を示すブロック図



【図11】

(A) はPN系列発生回路を示す図、 (B) はマッチドフィルタを示す図

